文档预览： 8.15 基于VHDL硬件描述语言的基带码发生器程序设计与仿真 见随书所附光盘中文件：8.15 基带码发生器VHDL程序与仿真。 1.常用基带码发生器程序 --文件名：HS_UJDM ... 点击下载

文档预览： --功能:基于VHDL语言,实现对ADC0809简单控制--说明:ADC0809没有内部时钟,需外接10KHz~1290Hz的时钟信号,这里由FPGA的系--统时钟(50MHz)经256分频得到clk1(195... 点击下载

文档预览： 关键词:数字钟,计数器,数码管,FPGA,VHDL设计思路基于VHDL语言,用Top_Down的思想...use ieee.std_logic_unsigned.all;entity cnt6 is port(en,res,clk: in std... 点击下载