第4章 应用系统设计
4.1 系统设计概述
4.2 ARM920T简介
4.3 S3C2410X处理器详解
4.4 单元电路设计
4.5 存储器系统设计
4.6 JTAG调试接口设计
4.7 综合训练之通过JTAG访问外设
4.1 系统设计概述
4.2 ARM920T简介
ARM920T是ARM920TDMI系列中的一款通用性的微处理器,ARM920TDMI系列微处理器包含如下几种类型的内核.
ARM9TDMI:只有内核.
ARM940T:由内核,高速缓存和内存保护单元组成.
ARM920T:由内核,高速缓存和内存管理单元(MMU)组成.
4.2.1 ARM920T系统结构分析
4.2.2 ARM920T内核编程模型
ARM920T系统结构分析
ARM9TDMI采用5级流水线,其结构图如图4.2所示,具有分开的指令和数据存储器,5级流水线具体如下.
(1)取指:从存储器中取出指令,并将其放入指令流水线.
(2)译码:对指令进行译码.
(3)执行:把一个操作数移位,产生ALU的结果.
(4)缓冲/数据:如果需要,则访问数据存储器;否则ALU的结果只是简单地缓冲1个时钟周期,以便所有的指令具有同样的流水线流程.
(5)回写:将指令产生的结果回写到寄存器,包括任何从存储器中读取的数据.
ARM9TDMI处理器一个显著的特点是采用指令和数据分离访问的方式,即采用了指令缓存(I-Cache)和数据缓存(D-Cache).这样可以把指令访问和数据访问单独安排1级流水线.
ARM920T以ARM9TDMI为内核,增加了高速缓存和内存管理单元,系统结构图如图4.3所示.
ARM920T内核编程模型
字(Word),在ARM体系结构中,字的长度为32位,而在8位/16位处理器体系结构中,字的长度一般为16位.
半字(Half-Word),在ARM体系结构中,半字的长度为16位,与8位/16位处理器体系结构中字的长度一致.
字节(Byte),在ARM体系结构和8位/16位处理器体系结构中,字节的长度均为8位.
指令长度可以是32位(在ARM状态下),也可以为16位(在Thumb状态下).
ARM920T中支持字节(8位),半字(16位),字(32位)3种数据类型,其中,字需要4字节对齐,半字需要2字节对齐.
1.ARM微处理器的工作状态
从编程的角度看,ARM920T微处理器的工作状态一般有两种:
ARM状态,此时处理器执行32位的,字对齐的ARM指令;
Thumb状态,此时处理器执行16位的,半字对齐的Thumb指令.
ARM指令集和Thumb指令集均有切换处理器状态的指令,在程序的执行过程中,微处理器可以随时在两种工作状态之间切换,并且,处理器工作状态的转变并不影响处理器的工作模式和相应寄存器中的内容.但ARM微处理器在开始执行代码时,应该处于ARM状态.
当操作数寄存器的状态位(位0)为1时,可以采用执行BX指令的方法,使微处理器从ARM状态切换到Thumb状态.当操作数寄存器的状态位为0时,执行BX指令可以使微处理器从Thumb状态切换到ARM状态.此外,在处理器进行异常处理时,将PC指针放入异常模式链接寄存器中,并从异常向量地址开始执行程序,也可以使处理器切换到ARM状态.
2.ARM体系结构的存储器格式
ARM920T体系结构将存储器看做是从零地址开始的字节的线性组合.从0字节到3字节放置第1个存储的字数据,从第4个字节到第7个字节放置第2个存储的字数据,依次排列.作为32位的微处理器,ARM920T体系结构所支持的最大寻址空间为4GB(232字节).
ARM920T体系结构可以用两种方法存储字数据,分别称为大端格式和小端格式.
大端格式中字数据的高字节存储在低地址中,而字数据的低字节则存放在高地址中,如图4.4所示.

下一页